반도체 소자들 bjt, mosfet, cmos, latch up, fd-soi. 반도체 기본 지식 2탄

반도체 소자 bjt

Bjt는 회로상 npn 또는 pnp로 생겼습니다. 이중에서 NPN bjt를 보면 emitter에는 n을 과하게 도핑을 하고 base는 p를 작게 도핑을 합니다. 그리고 emiiter, base는 순방향, base, collector사이에는 역방향 전압을 걸어줍니다. 그렇게 하면 순방향으로 걸린 emitter, base는 전류가 흐르게 됩니다. 그렇게 전류가 흐르다가 base, collector에 있는 전압을 높여줍니다. emitter는 base에 비해 도핑이 많이 되어있기 때문에 흐르지 못하고 남는 전자가 있습니다. 그 전자들이 base를 넘어서 collector로 흐르게 됩니다. 전압을 조절하면 전류가 흘렀다가 흐르지 않았다가 하게 만들 수 있습니다. 반도체에 꼭 필요한 스위치 기능을 하고 0과1을 자동으로 조절할 수 있게 만드는 소자가 생겼습니다.

실제 소자는 이렇게 생겼고 3개의 핀 중에 가운데 핀에 특정한 전압을 걸어주면 전류가 흘렀다 안 흘렀다 합니다. 이 기능을 이용해서 지금 사용하고 있는 컴퓨터가 만들어졌습니다. 근데 요즘에는 대부분 bjt대신에 mosfet을 사용합니다. 그 이유는 생산성 때문입니다. 발이 3개 달린 BJT는 MOSFET에 비해 크고, 반도체 칩을 만들 때 집적화 시키기 어렵습니다. 수십억개의 bjt를 연결하기 위해서는 크기도 크고 따로 납땜을 해줘야 합니다. 근데 그 과정을 전부다 할 수 없기 때문에 최근에는 mosfet이 사용되는 것입니다. mosfet은 단일 웨이퍼 위에 집적시켜서 칩이 만들어지는 과정에서 배선을 연결할 수 있고 모양이 납작하게 생겨서 생산하기 쉽습니다. 그래서 최근에는 mosfet을 사용합니다

 

mosfet구조

Mosfet 금속 산화물 반도체 전계 효과 트랜지스터. 이름 그대로 mos 구조로 구성이 되어있습니다. 맨위에는 metal 그 아래에 oxide 그 아래에 semiconductor로 구성이 되어있습니다. 현재는 metal대신에 poly-si을 사용합니다. oxide층은 gate와 semiconductor 를 전기적으로 분리시켜주기 위한 것입니다. gate에 전압을 걸어도 oxide로 인해 반도체 부분과 분리되어 있기 때문에 이상적으로는 gate와 channel사이에는 전기장만 생길 뿐 전류가 흐르지 않습니다. Semiconductor 부분은 앞에서 말한 bjt와 똑같이 npn구조를 하고 있습니다. 그리고 명칭을 알아보면 맨위에는 gate 그리고 p-type 바디가 있고 바디 양쪽에 각각source drain을 도핑 해 놨습니다, nmos는 source drain이 n으로 도핑되어 있습니다. Pmos는 source drain이 p로 도핑되어있습니다. 스위치 작용을 하는 기본적인 원리는 gate에 전압이 걸리지 않으면, body쪽 구조가 npn구조로 되어 있기 때문에 source와 drain에 전압을 걸더라도 pn junction의 역방향 원리가 적용되어서 전류가 흐르지 않습니다. gate에 전압을 걸어주면 channel이 형성되어서 nnn구조처럼 되어서 전류가 흐를 수 있게 됩니다. Nmos gate에 특정량 이상의 + 전압을 걸면 p형 바디에 있는 정공이 밑으로 가면서 전자는 위로 올라옵니다. oxide밑에는 전기적으로 - channel이 생깁니다. 이 상태에서 souce와 drain에 전압을 걸어주면 전류가 흐르게 됩니다.

gate에 어느정도 이상의 전압을 가해야 channel이 생기는 걸까요? 그 기준을 문턱전압이라고 합니다. 이 문턱 전압을 넘는 순간부터 channel이 형성되고 전압이 만들어집니다.
0 < vg < particle. 채널이 없어서 전류가 흐르지 않습니다.
Vg > vt 채널이 생겨서 전류가 흐릅니다.

그래프를 보면 gate에 가하는 전압 Vgs가 커질수록 전류크기가 커집니다. 게이트에 걸리는 전압이 커질수록 channel에는 전자가 많아지고, 전자의 이동이 많아지기 때문입니다. 전자의 이동이 많아지니 전류가 늘어납니다. Vds는 커지면 전류가 커지다가 일정하게 유지됩니다. 일정한 vds까지는 channel양단에 더 높은 전위차가 인가되기 때문에 전류 id가 커집니다. 계속 늘어나다가 일정하게 유지되는 이유는 vds에 일정량 이상의 전압이 걸려도 channel에 생기는 전자의 최대 양은 한계가 있기 때문입니다.

그러다가 드레인전압을 엄청 높이면 pinch off 상태가 됩니다. 드레인쪽에 전압이 점점 커지면 channel에 있는 전자가 드레인으로 전부 다 끌려가서 채널이 끊기게 됩니다. 그리고 더 이상 전류의 세기가 커지지 않습니다. 채널이 끊겨도 채널과 드레인 사이에 강한 전기장이 있어서 넘어갈 수 있습니다.

 

cmos 구조

서로 다른 nmos pmos로 이루어진게 cmos입니다. pmos nmos drain끼리 연결을 해주고, pmos쪽에는 vdd를 nmos쪽에는 gnd을 연결합니다. nmos의 경우 gate에 +전압이 인가하게 될 경우 on이 됩니다. 이때, 소스 단자로 들어오는 입력 신호의 low level은 손실없이 잘 전달되어 드레인 단자로 출력되게 됩니다. 하지만 high level은 vth의 손실로 인하여 vth의 값을 차감한 값으로 출력되게 됩니다. pmos의 경우 nmos와 반대가 됩니다. 증가형pmos의 경우에는 gate에 – 전압을 인가하게 될 경우 on. 소스 단자로 신호를 입력하면 high level은 손실없이 잘 전달되어 출력됩니다.

가장 기본적으로 0과1을 보내는 cmos 인버터 회로입니다. 위에는 Pmos. 아래는 Nmos 구성되어 있습니다. A에 1이들어가면 n채널 켜지면서 Q에 0이 나옵니다. A에 0이 들어가면 p채널이 켜지면서 1이 나옵니다. cmos인버터의 장점은 어떤 상황에서도 Vdd에서 gnd흐르는 전류가 없어서 소비전력을 줄일 수 있습니다.

 

latch up

cmos회로에서 채널을 통해서 전류가 흘러야 하는데, 전류가 body쪽으로 흐르는 현상입니다. gate에 가하는 전압에는 상관없이 body로 전류가 흐르니까 제어가 불가능 합니다. 그러면 항상 전류가 흐르니까 01제어를 할 수 없게 됩니다. Cmos를 보면 pnpn순서로 연결이 되어있습니다. 위에 3개 아래 3개씩 보면 pnp npn이렇게 나눌 수가 있습니다. 회로를 보면 bjt가 두개 있습니다. Q2의 컬렉터 전류를 ic2, q1컬렉터 전류를 ic1이라고 하겠습니다. 트렌지스터의 컬렉터 전류는 베이스 전류의 베타배 입니다. Q1의 베이스 전류는 ic2와 같고, q2의 베이스 전류는 ic1과 같습니다. 트렌지스터 특성을 이용하면 ic2는 베타 ib2입니다. Ic1도 마찬가지로 베타 ib1입니다. Ib1이 ic2와 같으니까 식을 바꿀 수 있습니다. Ic2는 베타2ib2와 같으니 식을 바꿀 수 있습니다. Ib2는 ic1이어서 ic1은 베타1 베타2 ic1이 됩니다. 베타1 베타2가 1보다 크면 계속해서 돌아가면서 전류가 점점 커지기 때문에 cmos의 동작을 하지 못합니다. 트렌지스터를 보면 베이스로 + 전하가 들어갑니다. 그러면 이미터에서 전자가 튀어나오는데 서로 결합하는 시간보다 전자가 컬렉터로 지나가는 시간이 빨라서 넘어가 버립니다. 홀이 하나 들어갔을때 전자가 몇 개가 지나가냐 만약에 전자가 5개 지나가면 베이스 전류보다 컬렉터 전류가 5배가 됩니다.

 

latch up해결 방법

캐리어의 속도를 줄이기 위해 Body에 금도핑을 하거나, 소자를 크게 만들어서 채널이 길어질 수 있도록 합니다. 또는 아에 전류가 흐르지 못하게 Nmos pmos사이에 배리어를 만듭니다. 근데 이 방법은 공정 과정이 너무 복잡한 것이 문제입니다. FD-SOI를 사용하면 LATCH up을 없앨 수 있습니다.

 

fd-soi

mosfet의 크기를 줄일수록 좋은 점이 있습니다.

속도와 비용.

채널이 짧기 때문에 속도는 빨라지고, 소자의 크기가 작아지니까 들어가는 재료도 작아지고 비용이 작아집니다. 그래서 성능향상을 위해 mosfet을 작게 만드는게 좋습니다.

그런데 공정을 미세화 시키니까 문제가 생겼습니다. 트렌지스터가 작아지기 때문에 gate조절로 전류가 흘러야 하는데, gate에 상관없이 source drain사이에 전류가 흘러버려서 누설전류가 생긴 것입니다. gate의 조절안에서 전류가 흘러야 하는데 gate에는 상관없이 흘러버리는 것입니다. 이렇게 되면 스위치 작용이 제대로 작동하지 않습니다. 또한 소비전력도 커집니다. fd-soi는 mosfet이 작아짐에 따라서 생기는 문제를 해결하기 위한 새로운 기술입니다. 트렌지스터의 기본구조를 변화시키지 않고 얇은 soi바디 층을 깔아줍니다. 그 위에 드레인 소스 게이트를 만듭니다. 장점은 더 짧은 채널을 가질 수 있기 때문에 속도가 향상됩니다. 중간의 절연층이 p기판으로 빠져나가는 누설전류를 막아줍니다.

 

fd soi의 latch up방지

cmos처럼 body가 있지 않기 때문에 누설전류가 사라집니다. 그러나 현재 양산되고 있지 않습니다. 바디의 두께가 매우 얇고. 이 두께에 따라서 소자의 성능이 너무 민감하게 반응하는게 문제입니다. 트렌지스터가 몇십억개가 들어가는 반도체 칩에서 소자가 하나하나 사이의 편차가 너무 크게 되면 반도체칩 전체의 동작에 영향을 줄 수 있기 때문입니다. 반도체 칩 전체에 영향을 주게 되면, 소자 한 개만 잘 못 되더라도 전체 기능이 작동하지 않습니다. 일반적인 mosfet은 soi층이 없기 때문에 열이 빠져나갑니다. 근데 soi는 soi층 때문에 열이 빠지지 못합니다. 결국에 채널에 계속 열이 생기고 모빌리티가 감소합니다. 이런 단점들 때문에 현재는 양산되고 있지 않습니다.