package에 사용하는 bump, innovus 커맨드. 반도체 backend 엔지니어

package란?

반도체 제품에서 PACKAGE는 칩을 보호하고 연결하기 위한 패키지 또는 패키지 기술을 의미합니다. 일반적으로 PACKAGE는 칩의 크기와 기능, 패키징 기술, 제조 공정 등에 따라 다양한 유형이 있습니다. PACKAGE는 주로 기판(패키지 기판)에 부착되며, 이 기판은 전기적 신호를 전달하고 물리적인 지지 기능을 제공합니다. PACKAGE에는 기판과 접합하는 다수의 핀(핀 패턴)이 있으며, 이 핀은 다른 장치나 시스템에 연결되어 전기적 신호를 전달합니다. PACKAGE DIP(듀얼 인라인 패키지), QFP(쿼드 플랫 패키지), BGA(볼 그리드 어레이), CSP(칩 스케일 패키지). PACKAGE의 선택은 주로 칩의 크기, 전력 소비, 속도, I/O 수 등에 따라 결정됩니다.

 

wire bonding vs flip chip

Wire bonding과 flip chip은 반도체 칩을 패키징하는 데 사용되는 두 가지 주요 기술입니다. 이들 간의 차이점은 다음과 같습니다.

1. 연결 방식: wire bonding은 칩의 핀과 패키지의 핀을 외부 선으로 연결하는 방식입니다. flip chip은 칩의 핀과 패키지의 핀을 직접 연결하는 방식입니다.
2. 전기적 특성: wire bonding은 칩과 패키지 간의 전기적 거리가 있어 전기적 성능이 조금 떨어지는 반면, flip chip은 직접 연결되어 전기적 거리가 짧아 전기적 성능이 더 좋습니다.
기계적 특성: wire bonding은 외부 선을 사용하므로 다소 더 유연합니다. flip chip은 칩과 패키지가 직접 연결되므로 기계적으로 더 견고합니다.
3. 제조 비용: wire bonding은 비교적 적은 비용으로 제조할 수 있습니다. flip chip은 더 비싼 장비와 고급 기술이 필요합니다.

일반적으로, wire bonding은 저비용 제품에서 많이 사용되고, flip chip은 고성능 제품에서 많이 사용됩니다. 또한, flip chip은 더 밀도 높은 패키징이 가능하므로, 더 작은 제품을 만드는 데 유리합니다. wire bonding은 길이가 길고 직경이 작아 전기적 신호를 전달하는데 시간이 오래 걸립니다. 반면에 flip chip은 작은 솔더볼로써 다루기에는 복잡해도, 전기적 신호 전달에 장점이 있습니다. wire bonding에서는 주로 금,알루미늄, 구리를 사용합니다. packaging에는 주로 금을 사용합니다. 금은 전류가 잘 흐릅니다. 그리고 부식에 강한 편 입니다. 알루미늄은 쉽게 부식된다는 단점이 있었는데 금은 그 단점을 해결해 줍니다. 반도체 칩에서 패키지 할 때 사용되는 것입니다. 패키지는 2가지가 있고 wire와 flip chip이 있습니다. bump는 그중에서 flip chip에 주로 사용됩니다. flip chip은 컴퓨터에 들어가는 cpu처럼 칩을 뒤집어서 패키지 부분이 아래로 향하게 해서 다른 것들과 연결합니다.

 

package하는법

반도체 패키징 과정은 크게 다음과 같은 단계로 구성됩니다.

1. 디바이스 및 패키지 설계: 반도체 디바이스와 패키지의 레이아웃 및 기하학적 특성을 설계합니다.
2. 패키지 제작: 디바이스와 패키지의 설계에 따라 필요한 패키지 부품들을 제작합니다. 이 단계에서는 패키지 쉘, 패키지 핀 등이 제작됩니다.
와이어 본딩 또는 플립칩 마운팅: 디바이스와 패키지를 결합하기 위해 와이어 본딩 또는 플립칩 마운팅 과정을 수행합니다.
3. 패키지 봉인: 디바이스와 패키지를 봉인하여 보호합니다. 이 단계에서는 패키지 내부에 있는 공기를 제거하고, 적정한 농도의 가스나 액체로 채워서 봉인합니다.
4. 검사: 제조 과정 중 발생할 수 있는 결함이나 불량을 검사하여 패키지의 품질을 확보합니다.
5. 라벨링 및 출하: 검사가 완료된 패키지는 라벨링 및 출하 과정을 거쳐 최종 제품으로 출하됩니다.

 

상세한 패키징 과정은 제품의 종류, 제조 공정, 패키지 유형 등에 따라 달라질 수 있습니다. 이에 따라 공정의 순서와 세부 내용이 조금씩 다를 수 있습니다.

 

bump?

bump는 주로 반도체 package단계에서 flip chip방식에 쓰입니다. 반도체 제조 과정에서 Bump는 칩의 핀 패턴과 연결되는 작은 금속 구조물을 의미합니다. 이 구조물은 칩의 모서리 또는 표면에 배치되며, 다른 장치나 시스템과 연결됩니다. Bump는 기판과 칩 간에 전기적 및 기계적 연결을 제공하며, 핀 패턴을 더 작은 크기로 만들어 칩의 패키징을 더 밀도 높게 할 수 있습니다. Bump는 주로 전자 제품에 사용되며, 고성능 마이크로프로세서, 메모리, 디스플레이 디바이스 등 다양한 제품에서 발견됩니다. Bump는 주로 금속 소재로 제작되며, 전기 및 기계적인 특성이 중요합니다. 또한, 칩의 패키징 기술과 함께 디자인됩니다.

bump create

innovus에서 bump를 create 하는 방법에는 2가지가 있습니다. checker board 형식과 stagger형식이 있습니다. checkerboard 형식으로 bump를 create 하려면 아래의 명령어를 입력하면 됩니다.

create_BUMPNAME' -cell 'BUMPNAME' -pitch {xy} -edge_spacing {low left high right} -pattern_full_chip

명령어 해석 : create_bump명령어로 bump를 만듭니다. 션가spacing4 습다니있. 셀, 피치, 에지_셀, pattern_full
옵션 -cell : cell뒤에 내가 source한 bump이름 중에서 사용하고 싶은 bump의 이름을 적어줍니다. ex) -cell bump42
옵션 -pitch {x y} : x y의 크기만큼 bump가 떨어져서 배치가 됩니다. ex) -pitch {40 40} => bump가 40 40 만큼씩 떨어져서 배치 됩니다.
옵션 -edge_spacing {low left high right} : bump가 칩의 왼쪽 아래에서 얼만큼 떨어져서 배치될지와, 오른쪽 위에서 얼만큼 떨어진 곳까지 배지 될지를 정해줍니다. ex) -edge_spacing {80 80 80 80} => 칩의 왼쪽 아래에서 80 80 만큼 떨어진 곳부터 시작해서, 오른쪽 위에서 80 80 만큼 떨어진 곳까지 배치됩니다.

stagger형식으로 bump를 만들려면 아래의 명령어를 입력하면 됩니다.
create_BUMP-cell 'BUMPNAME' -pitch {xy} -edge_spacing {low left high right} -pattern_full_chip-stagger_type even_rows-stagger_offset 70

 

assign bump

bump에 현재 쓰고 있는 전원을 assign해줍니다.
select_bump=>bump선택
PGBumps -H -nets {VDDI VSSI} 할당 - 선택됨 => 범프 할당

 

package주의점

반도체 패키징 과정에서 주의해야 할 몇 가지 사항은 다음과 같습니다.

1. Thermal Considerations: 패키징 후에도 반도체 디바이스가 안정적으로 작동하도록 온도 관리를 해야 합니다. 따라서 패키징 프로세스에서는 반도체 디바이스의 열적 특성을 고려해야 하며, 적절한 열 관리 시스템을 구축해야 합니다.
2. Electrical Considerations: 패키지에 연결된 모든 핀이 올바르게 연결되어 있어야 합니다. 패키지 설계에서는 각 핀의 위치와 크기를 정확히 결정하고, PCB 레이아웃에서도 이를 고려해야 합니다. 또한 패키지 내부의 전기 노이즈나 인가되는 전압 등의 요소도 고려해야 합니다.
3. Mechanical Considerations: 패키징 후에도 반도체 디바이스가 안정적으로 작동하도록 기계적인 안정성을 고려해야 합니다. 이를 위해서는 패키지 설계 단계에서 충격, 진동, 열 팽창 등 다양한 기계적 요소를 고려해야 합니다.
4. Material Considerations: 패키지에 사용되는 모든 재료는 반도체 디바이스에 미치는 영향을 고려해야 합니다. 예를 들어, 패키지 소재가 반도체 디바이스에 대해 전기적으로 차폐되는 경우가 있으며, 이는 전기적으로 노이즈가 발생할 수 있습니다. 따라서 패키지 소재의 전기적 특성도 고려해야 합니다.
5. Testability Considerations: 패키지가 제대로 작동하는지 확인하는 것은 매우 중요합니다. 따라서 패키지 설계에서는 패키지에 대한 테스트 및 검증 방법을 고려해야 합니다. 이를 위해서는 테스트 핀 및 전극을 추가할 필요가 있을 수 있습니다.
6. Cost Considerations: 패키징 비용도 고려해야 합니다. 패키징 기술의 진보로 인해 새로운 패키징 기술이 등장하고 있으며, 이를 적용할 경우 패키징 비용을 절감할 수 있습니다. 따라서 패키징 설계 단계에서는 비용을 최소화하면서도 필요한 기능을 충족시키는 방법.

 

엔지니어 전망

반도체 제조 분야에서 패키지 엔지니어는 중요한 역할을 담당하고 있습니다. 최근에는 인공지능, 5G 등 새로운 기술의 등장으로 인해 더욱 중요해지고 있는 분야입니다. 패키지 엔지니어는 제품 개발 단계에서 패키지 디자인, 레이아웃 및 시뮬레이션, 생산성 향상 등을 담당하며, 고객과 협력하여 최종 제품의 품질을 향상시키는 데 중요한 역할을 합니다. 또한, 최근에는 패키지 기술의 발전으로 인해 반도체 제조 분야에서는 패키지 기술이 제조 공정에서 더욱 중요해지고 있습니다. 따라서 패키지 엔지니어는 제조 공정 분야에서도 중요한 역할을 담당하고 있으며, 앞으로도 계속해서 중요성이 높아질 것으로 예상됩니다.